ouc_latex_template/课程大纲/课程大纲.tex

%======================================================================
%  中国海洋大学本科生课程大纲（示例：数字逻辑）
%
%  用途：演示 oucSyllabus.sty 的用法。内容取自学校下发的
%        课程大纲模板-数字逻辑-2024版.docx，**已脱敏**：
%        责任教师等真实姓名一律换成虚构名，与仓库其他模板一致。
%
%  编译： xelatex 课程大纲.tex        （单次即可）
%
%  换课程要改的地方只有三处：
%    ① 文首 \oucsylsetup 里的课程基本信息
%    ② 各章节的正文
%    ③ 四个表格的内容
%======================================================================
\documentclass[UTF8]{ctexart}
\usepackage{oucSyllabus}

%----------------------------------------------------------------------
% 课程基本信息（对应表 0）
%----------------------------------------------------------------------
\newcommand{\sylnamecn}{数字逻辑}
\newcommand{\sylnameen}{Digital Logic}
\newcommand{\sylcode}{080502101231}
\newcommand{\sylteacher}{张远航}          % ← 虚构姓名，脱敏
\newcommand{\sylattr}{专业知识}
\newcommand{\sylnature}{必修}
\newcommand{\sylcredit}{2.5}
\newcommand{\sylhours}{48}
\newcommand{\syltheory}{32}
\newcommand{\sylpractice}{16}
\newcommand{\sylextra}{32}

\begin{document}

%======================================================================
% 标题
%======================================================================
\oucsylmaintitle{中国海洋大学本科生课程大纲}

%======================================================================
% 表 0：课程基本信息
%
%  原 docx 逐行结构见 oucSyllabus.sty 第 4.1 节的注释。
%  ⚠️⚠️ tabularray 的 \SetCell 坑（踩了五次，最小复现已确认）：
%
%      `\SetCell[c=2]{c} 内容 & 下一格`  → **下一格被吞掉，内容消失**
%
%      最小复现（6 列表）：
%          A & \SetCell[c=2]{c} B & C & \SetCell[c=2]{c} D \\
%      渲染只得 A / B / D，**C 消失**，且不报错。
%
%      ✅ 正确写法：跨 n 列之后，用 n-1 个 `{}` 占位
%          A & \SetCell[c=2]{c} B & {} & C & \SetCell[c=2]{c} D & {} \\
%      渲染得 A / B / C / D，位置正确。
%
%      ⇒ 规律：**`&` 总数固定为「列数-1」，与是否跨列无关**。
%        跨列只是把内容摊到多格上，被摊掉的格要用 `{}` 顶住。
%
% 本表 6 列，三行分别：
%      R0/R1  `标签 & \SetCell[c=5]{值} & {}{}{}{} ` → 1+5=6 格
%             ⚠️ c=5 后面要 4 个 `{}`，但那会写得很长；
%                实测 c=5 放行末（直接 `\\` 不接 `&`）也能正确渲染，
%                且更易读 —— 本文件用这种写法（已验证可行）。
%      R2~R4  6 格平铺：标签 & 值 & 标签 & 值 & {} & {}
%      R5     6 格平铺
%----------------------------------------------------------------------
\begin{oucsylinfotable}
  \SetCell[c=1]{c} 课程名称 & \SetCell[c=5]{l} （中文）\sylnamecn \\
  \SetCell[c=1]{c} 课程名称 & \SetCell[c=5]{l} （英文）\sylnameen \\
  \SetCell[c=1]{c} 课程代码 & \sylcode &
  \SetCell[c=1]{c} 责任教师 & \sylteacher & & \\
  \SetCell[c=1]{c} 课程属性 & \sylattr &
  \SetCell[c=1]{c} 课程性质 & \sylnature & & \\
  \SetCell[c=1]{c} 学分 & \sylcredit &
  \SetCell[c=1]{c} 总课时 & \sylhours & & \\
  理论课时 & \syltheory & 实践课时 & \sylpractice & 课外学时 & \sylextra \\
\end{oucsylinfotable}

%======================================================================
% 一、课程介绍
%======================================================================
\oucsylsection{一、课程介绍}

\oucsylsubsection{1．课程描述（中英文）：}

\oucsylp{数字逻辑是数字电路逻辑设计的简称，其内容是讲述数字系统逻辑设计的方法。
数字系统是由具有各种功能的逻辑部件构成的，这些逻辑部件按其结构可分为组合逻辑电路
和时序逻辑电路两大类型。本课程通过讲述数字逻辑的基础理论和基本原理，包括数字系统
功能部件的逻辑分析和设计方法，使学生形成数字系统逻辑实现的概念，掌握分析设计逻辑
线路的方法，以及用形式化方法描述客观世界的能力，并为后续课程打下硬件知识基础。}

\oucsylp{Digital logic, short for digital logic circuit design, is the course
focused on the logical design of digital systems. A digital system is composed
of multiple logic components with various functions. According to their
structures, logic components can be classified into two categories, i.e.,
combinational logic circuits and sequential logic circuits. The course of
digital logic is well designed to help students establish the practical concept
of digital system implementation by introducing the fundamental theories and
basic principles of digital logic.}

\oucsylsubsection{2．设计思路：}

\oucsylp{本课程主要讲授数字系统逻辑基本功能部件的逻辑分析与设计方法，从课程内容上
以讲述方法为重点，内容编排按照从基础到应用，从微观到宏观的原则。第一部分讲授逻辑
代数基础，提供数字系统实现与应用的理论基础与工具；第二部分讲授分立元件及小规模
集成电路的分析与设计方法，包括组合逻辑电路和时序线路的分析设计；第三部分讲授可编程
逻辑器件（PLD）的设计方法。实验环节与课程环节配套，起到辅助课程内容学习的作用。}

\oucsylsubsection{3．课程与其他课程的关系：}

\oucsylp{本课程的后续课程为《计算机组成与结构》等其他课程。}

%======================================================================
% 二、课程目标
%======================================================================
\oucsylsection{二、课程目标}

\oucsylp{通过对该课程的学习，学生将达到如下课程目标：}

\oucsylp{1．熟练掌握与运用逻辑函数进行逻辑推理，熟练使用逻辑函数相关的定理及公式，
能够通过逻辑函数描述不同的数字电路系统。}

\oucsylp{2．掌握组合线路分析方法，掌握常见的组合线路的表达式、真值表、及逻辑功能描述。}

\oucsylp{3．掌握组合线路设计方法、步骤，掌握使用卡诺图进行化简的方法，掌握常见的
组合线路的设计方法、步骤与线路画法。}

\oucsylp{4．掌握时序线路分析方法，掌握常见的触发器特征表达式、状态转移表及激励表，
能够分析出给定时序线路的逻辑功能。}

\oucsylp{5．掌握时序线路的设计方法，通过要求分析确定系统线路的输入输出，能够设计出
常见的时序线路，完成特定功能。}

\oucsylp{本课程支撑以下毕业要求指标点的达成}

\oucsylsubsub{毕业要求 1}

\oucsylp{指标点：能够将数学、自然科学、工程基础和专业知识用于定义计算机软硬系统问题。}

\oucsylp{布尔代数是数字系统分析设计的基础，课程讲授布尔代数基础是以二进制为基础的
理论，是计算机等现代数字系统的硬件构造基础。在组合线路和时序线路的分析和设计中，
可以通过逻辑函数来描述不同的数字电路系统。}

\oucsylsubsub{毕业要求 2}

\oucsylp{指标点：能够应用数学、自然科学和工程科学的基本原理，识别、并通过文献研究
分析计算机复杂工程问题，以获得可行性结论。}

\oucsylp{对于复杂的数字系统都可以分解为运算器、存贮器、输入输出系统，并分解为加法器、
数据选择器、译码器等。例如可以使用数据选择器，将复杂的数字电路设计问题进行分解后实现。}

\oucsylp{在组合线路设计中，真值表、卡诺图等，都是对逻辑函数的形式化描述；在讲授时序
电路的设计中，根据系统的设计要求，建立原始的状态转移图，并根据化简方法，得到系统最简
状态转移图，是对时序线路解决方案中各个步骤进行建模的过程。}

\oucsylsubsub{毕业要求 3}

\oucsylp{指标点：针对复杂工程问题，能够选择和使用恰当的现代工具和平台，设计、实现和
评估满足特定需求的应用系统，并在设计环节中体现创新意识。}

\oucsylp{在讲授数字逻辑电路的设计时，要根据系统提出的设计要求，设计电路，确定系统的
输入输出等。}

\oucsylsubsub{毕业要求 4}

\oucsylp{指标点：能够基于科学原理并采用科学方法对计算机软硬件系统进行研究，包括采集、
分析与解释数据、并通过信息综合得到合理有效的结论。}

\oucsylp{数字逻辑课程安排了相应的实验课程，在实验课程中，学生需要根据需求，设计出
相应的组合线路与时序线路。}

%----------------------------------------------------------------------
% 表 1：课程目标与毕业要求指标点的对应关系
\oucsylp{课程目标与毕业要求指标点的对应关系：}

\begin{oucsylmatrixtable}
  & 课程目标 1 & 课程目标 2 & 课程目标 3 & 课程目标 4 & 课程目标 5 \\
  指标点 1.1 & & & & & \\
  指标点 2.2 & & & & & \\
  指标点 2.3 & & & & & \\
  指标点 3.1 & & & & & \\
  指标点 4.1 & & & & & \\
\end{oucsylmatrixtable}

%----------------------------------------------------------------------
% 表 2：课程目标与教学内容和方法的对应关系
\oucsylp{课程目标与教学内容和方法的对应关系：}

\begin{oucsyldatatable}{Q[l,m,wd=26mm] X[l,m] Q[c,m,wd=30mm]}
  课程目标 & 教学内容 & 教学方法 \\
  课程目标 1 & 逻辑函数、逻辑代数的定理及常用公式、逻辑函数的化简 & 讲授 \\
  课程目标 2 & 逻辑门电路特性、组合线路分析方法概述 & 讲授 \\
  课程目标 3 & 组合线路设计方法、逻辑函数变换、组合线路设计特殊问题、组合线路设计举例 & 讲授、上机实验 \\
  课程目标 4 & 触发器特性、时序线路设计方法、常见的时序线路 & 讲授 \\
  课程目标 5 & 时序线路设计方法、原始状态表构建方法、状态编码、时序线路设计举例 & 讲授、上机实习 \\
\end{oucsyldatatable}

%======================================================================
% 三、学习要求
%======================================================================
\oucsylsection{三、学习要求}

\oucsylp{本课程内容具有系统性强、课程内容环环相扣的特点，所以要求学生：}

\oucsylp{1．从课程开始掌握每一部分学习内容，及时完成相关内容的作业。}

\oucsylp{2．注意与其他课程比较联系，加深对课程的理解。}

\oucsylp{3．注意实验环节的预习准备，把实验与理论知识相联系。}

\oucsylp{4．通过文献查阅，了解该领域的前沿进展，结合文献知识对课程内容进行拓展交流和运用。}

%======================================================================
% 四、教学进度
%======================================================================
\oucsylsection{四、教学进度}

\begin{oucsyldatatable}{Q[c,m,wd=10mm] Q[c,m,wd=26mm] Q[c,m,wd=14mm] X[l,m] Q[l,m,wd=40mm]}
  序号 & 专题或主题 & 计划课时 & 主要内容概述 & 实验实践、内容或课外练习等 \\
  1 & 逻辑代数基础 & 2 & 介绍逻辑代数的变量及其基本运算，逻辑代数的函数及其表示法，逻辑代数中的常用公式和定理，逻辑函数的化简方法。 & 理论结合习题课 \\
  2 & 组合线路的分析 & 6 & 介绍逻辑门电路的外特性及正负逻辑的概念；介绍组合线路的分析方法；以数字系统及计算机中常用的组合线路为例说明组合线路分析方法。 & 理论结合习题课 \\
  3 & 组合线路的设计 & 6 & 以实例介绍组合线路设计的一般方法和特殊条件下组合线路的设计。介绍应用 MSI 功能块的组合线路设计。 & 理论课结合习题课与讨论课 \\
  4 & 时序线路的分析 & 6 & 介绍常用触发器的特性；介绍同步时序线路的分析方法；介绍计算机中常用的几种同步时序线路。 & 理论课结合习题课与讨论课 \\
  5 & 时序线路的设计 & 6 & 介绍同步时序线路的一般设计方法，介绍利用 MSI 的时序线路的设计方法。 & 理论课结合习题课与讨论课 \\
  6 & 可编程逻辑器件 & 2 & 介绍几种可编程逻辑器件（PROM、PLA、PAL、GAL 和 FPGA）的基本组成及编程的工作原理。 & 理论课结合习题课与讨论课 \\
  7 & 测验、复习 & 4 & 复习巩固各阶段学习内容 & \\
\end{oucsyldatatable}

%======================================================================
% 五、参考教材与主要参考书
%======================================================================
\oucsylsection{五、参考教材与主要参考书}

\oucsylp{1．数字逻辑实用教程，王玉龙，清华大学出版社，\TNR{2002} 年，第 \TNR{2} 版}

%======================================================================
% 六、成绩评定
%======================================================================
\oucsylsection{六、成绩评定}

\oucsylsubsub{（一）考核方式　　A}

\oucsylp{A．闭卷考试　　B．开卷考试　　C．论文　　D．考查　　E．其他}

\oucsylsubsub{（二）成绩与能力要求的对应分布}

\begin{oucsyldatatable}{Q[c,m,wd=10mm] X[l,m] X[l,m] Q[c,m,wd=32mm]}
  序号 & 毕业要求 & 考核环节 & 成绩比重 \\
  1 & 1.1 能够综合数学、自然科学、工程基础和专业知识表述计算机软硬系统问题 & 1．作业：逻辑函数的表示方法，逻辑函数化简\newline 2．试题 & 1．\TNR{1\%}\newline 2．\TNR{24\%}\newline 合计：\TNR{25\%} \\
  2 & 2.2 能够进行文献检索分析国内外技术现状，对复杂工程问题进行分解，给出可选的解决方案 & 1．作业：组合线路设计，时序线路设计\newline 2．试题 & 1．\TNR{1\%}\newline 2．\TNR{30\%}\newline 合计：\TNR{31\%} \\
  3 & 2.3 能够对分解后的复杂工程问题相应的解决方案进行形式化定义与建模 & 1．作业：使用卡诺图化简，原始状态表的构建与化简，状态图画法\newline 2．试题\newline 3．实验 & 1．\TNR{2\%}\newline 2．\TNR{16\%}\newline 3．\TNR{10\%}\newline 合计：\TNR{28\%} \\
  4 & 3.1 能够明确相关约束条件，完成应用系统需求分析 & 1．作业：组合线路确定输入输出，通过触发器的运用对时序线路需求进行分析 & 1．\TNR{2\%} \\
  5 & 4.1 基于科学原理设计实验并进行数据采集 & 1．课堂练习：用与非门实现全加器，数据选择器的应用，计数器的应用，环形计数器\newline 2．课堂考试：用 \TNR{2} 片 \TNR{3-8} 译码器实现 \TNR{4-16} 译码器\newline 3．实验报告 & 1．\TNR{2\%}\newline 2．\TNR{2\%}\newline 3．\TNR{10\%}\newline 合计：\TNR{14\%} \\
\end{oucsyldatatable}

\oucsylsubsub{（三）成绩综合评分体系：}

\begin{oucsyldatatable}{X[l,m] Q[c,m,wd=32mm]}
  成绩综合评分体系 & 比例（\%） \\
  1．课下作业、课堂讨论及平常表现 & \TNR{24} \\
  2．实验成绩 & \TNR{20} \\
  3．期末考试成绩 & \TNR{56} \\
  总计 & \TNR{100} \\
\end{oucsyldatatable}

%======================================================================
% 七、学术诚信
%======================================================================
\oucsylsection{七、学术诚信}

\oucsylp{学习成果不能造假，如考试作弊、盗取他人学习成果、一份报告用于不同的课程等，
均属造假行为。他人的想法、说法和意见如不注明出处按盗用论处。本课程如有发现上述不良
行为，将按学校有关规定取消本课程的学习成绩。}

%======================================================================
% 八、大纲审核
%======================================================================
\oucsylsection{八、大纲审核}

\oucsylsignature

\end{document}